us 5,619,173, us 5,740,274, us 5,793,517 us 5,801,847, us 6,081,350 oud us 6,627,939

引扬17.

。面信一片的設定(記錄,配不可)的語

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-284368

(43)公開日 平成6年(1994)10月7日

(51)Int.Cl.5

識別記号

FI

技術表示箇所

H 0 4 N

5/907 5/225

庁内整理番号 B 7916-5C

**Z** .

審査請求 未請求 請求項の数4 OL (全 22 頁)

(21)出願番号

特顯平5-66878

(22)出願日

平成5年(1993)3月25日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 鮎澤 ▲巌▼

神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内

(72)発明者 伊藤 滋行

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所映像メディア研究所内

(72)発明者 若林 学

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所映像メディア研究所内

(74)代理人 弁理士 武 顕次郎

## (54) 【発明の名称】 撮像記録装置

# (57) 【要約】


【目的】 外部機器からのメモリアクセスを容易にし、 かつ、画像情報が改変されることがないようにする。

【構成】 記録トリガースイッチ5を操作すると、その ときにカメラ信号処理回路17から出力される1画像が 半導体メモリ12に書き込まれ、さらに、データ圧縮回 路21でデータ圧縮されて半導体メモリ13に記憶され る。このとき、コネクタ14に図示しない外部機器が接 続されているとすると、この外部機器が半導体メモリ1 3の画像を取り込むように指示しても、半導体メモリ1 3が画像書込み中であるときには、状態検知回路23が これを検知して外部機器への取り込みを禁止し、また、 外部機器への半導体メモリ13の画像の取り込み中、状 態検知回路23がこれを検知し、記録トリガースイッチ 5を操作しても、ANDゲート6がオフして半導体メモ リ13への画像書込みを禁止する。

# の音声型し

。南州东东左(

(DET 1 j



【特許請求の範囲】

【請求項1】 光学像を光電変換して電気的な二次元画 像情報信号を生成する撮像手段と、該二次元画像情報信 号を記憶するメモリと、動作開始指示のための動作開始 指示手段と、該動作開始指示手段の動作開始指示に応動 して該メモリの第1のアクセスにより該撮像手段で生成 された1枚の二次元画像情報信号を該メモリに記憶させ る制御手段とを有する撮像記録装置において、

1

外部装置に接続可能とするコネクタと、

該コネクタを介して外部装置により該メモリをアクセス する第2のアクセスと該第1のアクセスとを切り替え可 能とする切換え手段と、

該第2のアクセスが準備状態あるいは実行状態にある第 1の状態を検知する状態検知手段とを備え、該状態検知 手段が該第1の状態を検知したときには、該切換え手段 による該第1のアクセスへの切替えを禁止するように構 成したことを特徴とする撮像記録装置。

【請求項2】 光学像を光電変換して電気的な二次元画 像情報信号を生成する撮像手段と、該二次元画像情報信 号を記憶するメモリと、動作開始指示のための動作開始 20 指示手段と、該動作開始指示手段の動作開始指示に応動 して該メモリの第1のアクセスにより該撮像手段で生成 された1枚の二次元画像情報信号を該メモリに記憶させ る制御手段とを有する撮像記録装置において、

外部装置に接続可能とするコネクタと、

該コネクタを介して外部装置により該メモリをアクセス する第2のアクセスと該第1のアクセスとを切り替え可 能とする切換え手段と、

該第1のアクセスが準備状態あるいは実行状態にある第 2の状態を検知する状態検知手段とを備え、該状態検知 30 手段が該第2の状態を検知したときには、該切換え手段 による該第2のアクセスへの切替えを禁止するように構 成したことを特徴とする撮像記録装置。

【請求項3】 光学像を光電変換して電気的な二次元画 像情報信号を生成する撮像手段と、該二次元画像情報信 号を記憶するメモリと、動作開始指示のための動作開始 指示手段と、該動作開始指示手段の動作開始指示に応動 して該メモリの第1のアクセスにより該撮像手段で生成 された1枚の二次元画像情報信号を該メモリに記憶させ る制御手段とを有する撮像記録装置において、

外部装置に接続可能とするコネクタと、

該コネクタを介して外部装置により該メモリをアクセス する第2のアクセスと該第1のアクセスとを切り替え可 能とする切換え手段と

該第2のアクセスが準備状態あるいは実行状態にある第 1の状態と、該第1のアクセスが準備状態あるいは実行 状態にある第2の状態とを検知する状態検知手段とを備 え、該状態検知手段が該第1の状態を検知したときに は、該切換え手段による該第1のアクセスへの切替えを

段による該第2のアクセスへの切替えを禁止するように 構成したことを特徴とする撮像記録装置。

【請求項4】 請求項1または3において、

前記メモリは、前記第1のアクセスが分離して実行可能 な各々少なくとも前記1枚の二次元画像情報信号を記憶 する複数のメモリ領域を有し、

該複数のメモリ領域の1つが前記第1の状態にあるとき にも、他のメモリ領域を第1のアクセスとして前記動作 開始指示に応動する二次元画像情報信号を記憶可能に構 成したことを特徴とする撮像記録装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、被写体の光学像を画像 情報信号として電子的に記録する撮像記録装置に係り、 特に、周辺機器と接続して装置間で該画像情報信号のや り取りをする場合等での操作性を高めた撮像記録装置に 関する。

[0002]

【従来の技術】従来のこの種の装置としては、いわゆる 電子カメラがあり、「テレビジョン学会誌、」Vol. 4 6, No.3 (1992) pp.300~307に記載の 佐々木ほかによる論文"ディジタルスチルカメラ用画像 符号化方式"(以下、公知例1という)で説明されるデ ィジタルスチルカメラや、富士写真フイルム株式会社発 行のカタログ "FUJIX DIGITAL STILL CAMERA SYSTEM" (1991年9月) (以 下、公知例2という) に記載されたDS-100型カメ ラがその例である。

【0003】かかる公知例1、2に記載の電子カメラで は、例えば公知例1の図1に示されるように、撮像素子 で得られた画像情報信号がディジタル化(量子化)され で半導体メモリを搭載したカード(以下、メモリカード という) に記録される。

【0004】このように、公知例1、2では、画像情報 信号がディジタル信号として取り扱われるので、本来専 らディジタル信号を取り扱うパーソナルコンピュータ等 の周辺機器との接続が(アナログ/ディジタル変換器等 を介さず、ディジタル信号で直接信号授受できるので) 容易であり、また、伝送路に起因する画質劣化がない 等、他のシステムとの接続性が良いことが示されてい ۵.

【0005】なお、公知例1には、周辺機器との接続に 関する具体例は記述されていないが、メモリカードを仲 介媒体として使用するものと解される。公知例2には、 このようなメモリカードの使用例が開示されている。即 ち、メモリカードを、まず、電子カメラに装着して画像 情報信号を記録し、その後、このメモリカードを電子カ メラから取り外して電子カメラとは別体の周辺機器に装 着し、メモリカードに記録された画像情報信号をこの周 禁止し、該第2の状態を検知したときには、該切換え手 50 辺機器に読み取らせるものである。この場合も、電子カ

メラでメモリに記録された画像情報をディジタル信号の まま(ディジタル/アナログ変換器やアナログ/ディジ タル変換器等を介さず)周辺機器に伝送する方法とし て、上記したメモリカードを仲介媒体とする方法以外の 方法は開示されていない。

【0006】ところで、パーソナルコンピュータ等と接続して画像情報信号を電気的に授受する公知の装置として、富士フイルムマイクロデバイス株式会社発行の"FSA2001概要ご説明資料"(平成3年6月24日)(以下、公知例3という)に記載のFSA2001型静止画像圧縮伸長基板がある。この公知例3に記載の装置はディジタル画像情報信号を記憶する半導体メモリを内蔵しており、この装置とコネクタ、ケーブル等を介して接続されたパーソナルコンピュータとの間で、前記した半導体メモリに記憶しようとするか、あるいは、既に記憶されているディジタル画像情報信号をディジタル信号のまま授受するものである。

【0007】公知例1、2の場合はカメラ装置であり、 光学像から電気的な画像情報信号を生成する撮像手段を 有しているのに対し、公知例3の場合はかかる手段を有 20 しておらず、画像情報信号の作成はパーソナルコンピュ ータで行われる。パーソナルコンピュータで生成された 画像情報信号は公知例3に記載の装置に伝送されて一旦 第1のメモリに蓄えられる。次いで、この第1のメモリ から読み出された画像情報信号にDCT(離散コサイン 変換)方式による画像データ圧縮処理を施し、上記パー ソナルコンピュータに送り返す。このような動作は、公 知例1の図2に示された装置ブロックの動作に類似した ものである。

【0008】ここで、公知例3に記載の装置での画像情 30 報信号の書込みあるいは読出し動作は接続されたパーソナルコンピュータの時間管理のもとに実行されるから、上記第1のメモリでの情報データの書込みと読出しとが重複すること等により、ある1枚の画像のデータを読み出している途中でその内容が別の画像のデータに切り替わってしまい、その結果、画像情報が変容してしまう等の不都合は未然に回避できる。

【0009】また、公知例3に記載の装置においては、上記した画像データの圧縮処理と圧縮された画像情報信号の出力に際し、この装置からパーソナルコンピュータへのデータ出力はパーソナルコンピュータが出力するクロックに同期して行なわれるが、画像データの圧縮処理は、この装置内部の独立したクロック、即ちパーソナルコンピュータが出力したクロックとは非同期のクロックで行なわせるため、いわゆるFIFO(Fast In/Fast Out)型のバッファメモリを備えている

【0010】ここで、このFIFO型メモリの動作を図 2により説明する。同図において、FIFO型メモリ2 1はメモリアドレスの0、1、2、……、n、n+1、 ……、 m番地のデータ記憶領域を有している。メモリ2 1 が動作開始すると、まず、 0 番地から1、 2、……番地の順にデータが書き込まれる。 書込みアドレスの更新は、前記した装置内部のクロックの繰返しタイミング毎に行われる。アドレス n 番地にデータの書込みが行なわれると、このタイミングでアドレス 0 番地からデータの読出しが開始され、書込みと同様、 1、 2、・・・・番地の順にデータの読出しが行なわれる。 読出しアドレスの更新は、前記したパーソナルコンピュータから上記の装置に供給される外部クロックの繰返しタイミング毎に行われる。これ以降、順次更新されていく書込みのアドレスを追い掛けるように、読出しのアドレスも更新されていく。 書込みも読出しも、アドレスがm番地に達すると、次のクロックタイミングで再び 0 番地に戻るように制御される。

【0011】FIFO型メモリを以上の様に動作させると、書込みと読出しとの初期状態のアドレスオフセット量をAos(=n)、書込みアドレスがバッファメモリの最終m番地となったときの書込みと読出しとのアドレスオフセット量をA'os(=m-n)、上記の外部からの読出しクロックの繰返し周期をTとしたとき、読出しクロックの発生タイミングに対する書込みクロックのタイミングが遅れ方向で最大Aos×T、進み方向で最大A'os×T夫々ずれても、メモリに書き込まれた順序通りに正しくデータを読み出すことができる。即ち、非同期のクロックで動作するシステム間では、FIFO型バッファメモリを介在させることにより、データの転送が正しく実行できる。

【0012】しかしながら、FIFO型メモリを用いた場合、書込みクロック(公知例3に記載の装置の圧縮データ出力動作モードでは、上記装置内部でのクロック)と読出しクロック(同モードでは、パーソナルコンピュータから上記装置に供給されるクロック)とが全く相互関係なしに設定できるわけではない。例えば、クロック間の繰返し周波数の差に関しては、使用するバッファメモリの容量から規制されるアドレスオフセット量が制限要因となるし、また、読出し動作の開始タイミングは、書込み動作のタイミングに対して時間管理されなければならない。

40 【0013】公知例3に記載の装置は、さらに、パーソナルコンピュータから圧縮された画像情報信号を入力し、内部のデータ伸長回路で元の非圧縮画像情報信号に復元して前記した第1の半導体メモリに記憶し、その後、この復元画像情報信号をパーソナルコンピュータに送り返す機能も有している。かかる動作においても、この装置の動作タイミングは接続されたパーソナルコンピュータの管理のもとに実行されるので、第1の半導体メモリへのコンピュータから供給される圧縮処理がなされていない画像情報信号の書込みと、このメモリへの上記50 復元画像情報信号の書込みとが時間的に重複するような

事態は未然に回避できる。

【0014】また、かかる動作において、FIFO型メモリは、書込みクロックとしてパーソナルコンピュータから供給されるクロックを使用し、読出しクロックとして装置内部のクロックを使用して動作するが、この2つのクロック相互間の関係は、前記した圧縮画像情報信号の出力動作の場合と同じである。

5

【0015】なお、公知例3に記載の装置においては、 FIFO型メモリで装置内部のクロックによる書込みと パーソナルコンピュータからのクロックによる書込みと が時間的に重なるような動作モードが発生しないよう に、接続して使用するパーソナルコンピュータのプログ ラム等が構成される。

#### [0016]

【発明が解決しようとする課題】ところで、公知例1、2に示される電子カメラ等の撮像記録装置用の電子回路は、最近の高集積LSI技術及び高密度基板実装技術を用いることにより、極めて小型の回路ブロックで実現できる。このため、特に単焦点光学レンズ等を用いた小型のカメラを作ろうとする場合、上記公知例に示されたメモリカードを使用する方式では、このメモリカードを収納するためのスペース、メモリカード装填用のコネクタの搭載スペース、あるいはメモリカードを抜去するための機構用のスペース等が小型化を阻害する大きな要因となる。

【0017】また、装置を小型化するとともにメモリカードも小型化することが考えられるが、小型化された装置からさらに小型のメモリカードを抜き取るのは操作が面倒になるし、抜き取りに際して誤って装置を落下させるなどして装置を破壊してしまう恐れもある。

【0018】上記したようなメモリカードの抜き差しに 起因する不都合は、撮像記録装置に画像情報信号の入出 力用のコネクタを設け、このコネクタを介して外部機器 と直接信号の授受ができるようにすることで解決でき る。しかし、撮像記録装置には、従来のフイルムカメラ のシャッタボタンに相当する記録スイッチが設けられて おり、この記録スイッチの閉成操作により、操作者が希 望する任意の、かつ上記コネクタに接続された外部機器 の動作状況に制約されないタイミングで光学像を装置内 に取り込み、電気信号として半導体メモリに記録する動 作が実行される、あるいは実行させたい場合がある。例 えば、記録スイッチを閉成後、いまだ装置内の記録動作 が完了していない状態でコネクタに外部機器を装着した 場合、あるいは、ある瞬間のシャッタチャンスを逃さず に画像を記録する場合等がそれである。従って、撮像記 録装置に上記のようなコネクタを設ける場合には、半導 体メモリでの情報の書込みと読出しとが重複することに よる画像内容の変容を防止するために、あるいは記録ス イッテの操作による情報の書込みと外部機器から入力さ れる情報の書込みとが同じの半導体メモリで競合して画 50 像内容が変容してしまう等の不都合を回避するために、 全ての装置動作がコンピュータで一元的に管理されてい る前記公知例3に記載の装置とは異なる新たな動作管理 が必要となる。

6

【0019】さらに、操像記録装置と画像情報をやり取りする外部機器として、パーソナルコンピュータが考えられるが、この場合、操像記録装置内部のシステム動作用クロックと全く無相関な情報伝送用クロックをパーソナルコンピュータから撮像記録装置に入力して情報の授受ができれば、汎用性、操作性の面から極めて有効である。

【0020】本発明の目的は、以上のような点を勘案し、誤動作を防止し、汎用性、操作性に優れた小型の撮像記録装置を提供することにある。

#### [0021]

【課題を解決するための手段】上記目的を達成するため に、本発明は、半導体メモリと、記録スイッチ等の装置 動作開始指示手段と、該装置動作開始指示手段による動 作開始指示に連動して撮像による画像情報信号を該半導 体メモリに書き込み制御する制御手段とを有する撮像記 録装置において、該半導体メモリに記憶されている画像 情報信号を装置外に出力するための、あるいは、該半導 体メモリに記憶すべき信号を装置内に入力するための第 1のコネクタを設けるとともに、該第1のコネクタが外 部機器等の有する第2のコネクタに嵌合したことを検出 する、あるいは、第1のコネクタを介して外部機器から 供給される信号を検出することにより、外部機器との間 で画像情報の授受準備状態あるいは授受実行状態にある 第1の状態を検知するとともに、該記録スイッチの閉成 30 等に連動した半導体メモリへの画像情報信号の書込み動 作状態にある第2の状態を検知する状態検知手段を設 け、該状態検知手段が上記第1の状態を検知したときに は、上記記録スイッチの閉成等に連動した半導体メモリ への新たな画像情報信号の書込みを禁止し、該状態検知 手段が上記第2の状態を検知したときには、外部機器と の間での画像情報の授受実行状態への移行を禁止するよ うにする。

#### [0022]

【作用】状態検知手段は、例えば上記第1のコネクタと第2のコネクタが嵌合したとき押圧されて閉成されるスイッチを備え、このスイッテは、これらコネクタが嵌合状態にある間、電気信号を出力する。あるいは、例えば上記したコネクタの嵌合後、外部機器からこれらコネクタを介して少なくとも外部機器との画像信号授受の実行以前に入力される信号を検知し、電気信号を出力する。但し、半導体メモリが、記録スイッチの閉成等に連動して、画像情報信号の書込み動作モードにある期間では、撮像記録装置は上記電気信号の出力は禁止される。

【0023】本発明は、状態検知手段の出力電気信号があるとき、外部機器との間での画像情報信号の授受のた

7

めにアクセスされるべき半導体メモリでの、記録スイッチの閉成に連動した画像情報信号の書込みが禁止されるように制御される。

【0024】以上の動作により、本発明においては、外部機器との間で画像情報の授受を行なっているとき、使用者が誤って記録スイッチを操作してしまうような事態が発生しても、授受している画像の内容が変容することがない。また、例えば上記半導体メモリの前段に一時記憶用のバッファメモリを設けることにより、外部機器との信号授受動作期間においても、画像の撮影が可能である。

【0025】状態検知手段から上記電気信号の出力が禁止されているとき、記録スイッチの閉成等に連動して画像情報信号を書き込むべく選択されている半導体メモリのアクセス状態を維持し、外部機器からのアクセス可能な状態に移行することが禁止される。

【0026】かかる動作により、本発明においては、撮影した画像を記録する一連の動作が継続している状態においても、この画像の内容が変容することなく、外部機器等との接続操作が実行できる。

【0027】また、本発明においては、装置の内部動作である記録スイッチに連動した画像情報信号の書込みと、装置の外部機器とのやり取り動作である画像情報信号の読出し/書込みとが時分割で独立して実行され、分割された動作相互間の動作タイミングには時間的制約条件がないので、装置内部のシステム動作クロックと無相関のクロックを装置外から供給して装置との画像情報の授受が実行できる。

### [0028]

【実施例】以下、本発明の実施例を図面により説明する。図1に本発明による撮像記録装置の一実施例を示すブロック図であって、1は撮像素子、2はタイミング発生回路、3は発振器、4は電源スイッチ、5は記録トリガースイッチ、6はANDゲート、7はタイミング発生回路、8は発振器、9はインバータ、10,11はスイッチ、12,13は半導体メモリ、14はコネクタ、15,16はスイッチ、17はカメラ信号処理回路、18はスイッチ、19はエンコーダ、20は出力端子、21は画像データ圧縮処理回路、22は画像データ伸長処理回路、23は状態検出器、24はスイッチである。

【0029】同図において、使用者が電源スイッチ4を閉路操作すると、マイクロコンピュータあるいは論理回路で構成されたタイミング発生回路2はこれを検知し、図示しない電源回路を動作させて各部に動作電源を供給開始させるとともに、発振器3から供給される第1の基準周波数信号に適宜分周等の処理を施して、撮像素子1、カメラ信号処理回路17、エンコーダ19夫々の動作用クロックパルスCK1、CK3、CK2や、スイッチ制御信号SW1、SW2、SW3を発生する。これらスイッチ制御信号SW1、SW2、SW3により、スイッチ制御信号SW1、SW2、SW3により、スイ

ッチ10,16,18が図示の方向に閉じる。これらスイッチ10,16,18は、論理回路技術による公知のマルチプレクサ回路で容易に構成できる。

R

【0030】図示しない光学レンズが受光面に装着された撮像素子1からは、光学像が光電変換されたことによるアナログの画像情報信号AISが出力される。カメラ信号処理回路17は相関ダブルサンプリング回路や自動利得調整回路、マトリクス回路、ガンマ処理回路等のテレビジョンカメラで公知の回路からなり、また、回路構成の信号路の途中にA/D(アナログ/ディジタル)コンバータが配されて、ディジタル化されたベースバンドのディジタル画像情報信号DISを出力する。

【0031】このディジタル画像情報信号DISはスイッチ18を介してエンコーダ19に供給され、ベースバンドのディジタル画像情報信号DISから副搬送波に変調されたクロマ信号が生成され、ベースバンドの輝度信号及びクロックパルスCK1の一部としてタイミング発生回路2から供給される同期信号とタイミングが合わされ、これらが合成されて複合ビデオ信号として、あるいは独立したコンポーネント信号として、出力端子20から出力される。

【0032】なお、エンコーダ19はD/A(ディジタル/アナログ)コンバータを有し、出力端子20にアナログ化された画像情報信号を出力する。ここで、出力端子20に公知のテレビジョンモニタ装置を接続することにより、そこに撮像素子1で撮像されている連続(動画)画像がテレビジョン映像として表示できる。

【0033】以上の動作は公知のテレビジョンカメラ装置の動作と同様のものであり、例えば、市販されている日立製作所製VM-H39型VTR-体形カメラのテレビジョンカメラ回路を用いて実現できる。

【0034】次に、この実施例の電子カメラ機能の動作について説明する。カメラ信号処理回路17から出力されるベースバンドのディジタル画像情報信号DISは、スイッチ16を介して半導体メモリ12に供給される。また、このとき、半導体メモリ12には、タイミング発生回路2でカメラ信号処理用クロックCK3等と同期して発生されるクロックCLやアドレス信号Adが夫々、スイッチ10を介し、書込みクロックWCや書込みアドレス信号WAとして供給される。

【0035】図3は半導体メモリ12の動作を示すタイミング図であって、同図(a)は撮像素子1とカメラ信号処理回路17とからなるテレビジョンカメラ回路の動作タイミングを、同図(b)は半導体メモリ12の動作モードを共々示している。また、図3(b)のP1,P2,P3,……はこの画像情報信号DISでの順次の画像(テレビジョン信号のフィールド画あるいはフレーム画)を表わしている。半導体メモリ12に書き込まれる画像も同じ符号で表わしている。

50

【0036】図1及び図3において、時刻T1で電源ス イッチ4が閉路されると、テレビジョンカメラ回路が前 記した動作を開始し、画像情報信号DISが生成され る。半導体メモリ12,13は、一般に、フィールド画 1枚分もしくはフレーム画1枚分のデータを記録できる メモリ容量を持っている。

【0037】なお、一般に、半導体メモリ12への画像 データの書込みは、時間順次で所定のデータ量(例え ば、8ビット) ずつ、以前に書き込まれていた画像デー タを新しいデータに書き替えるようにして実行される。 ここで、電子カメラ等で自然画を記録する場合、画像1 枚当り少なくともキロビット単位以上のデータ量を要す るので、1枚の画像データの書込みを開始した後であっ ・ても、この1枚の画像データの書込みが完了するまで は、その前に書き込まれた画像データが半導体メモリ内 に残存することになる。即ち、例えば図3(b)におい て、P2を付した時間領域では、半導体メモリ12には 画像P2のデータだけが記憶されているのではなく、そ の前に書き込まれた画像P1のデータと、今回書き込ま れる画像 P 2 のデータとが混在して記憶されることにな 20

【0038】また、図3において、「P4保持」のよう な「保持」という用語を付して表わした部分は、1枚の 画像データの書込みが完了した後、新たな画像データの 書込み (即ち、画像データの書替え) を行わず、そのま ま画像データを保存していることを示している。

【0039】時刻T1以降、半導体メモリ12では、カ メラ信号処理回路17で生成された画像P1~P4が順 次書き込まれ、その度に画像データが更新される。そし て、記録トリガースイッチ5が使用者によって閉路され 30 たとき (時刻T2)、このとき、書込み中の画像P4の データの書込みが完了すると、半導体メモリ12への次 のデータ書込みが禁止され、この画像P4のデータが保 持(フリーズ)されるように半導体メモリ12は制御さ れる。この制御は、タイミング制御回路2が画像情報信 号AISの垂直同期信号のタイミングでクロックCLの 発生を停止することにより、実行される。続いて、タイ ミング制御回路2は動作制御信号MCを発生する。この 動作制御信号MCは、後述するように、状態検知回路2 3の出力信号SDに応じて開閉制御されるANDゲート 6を介してタイミング発生回路7に供給され、これを動 作開始させる。

【0040】タイミング発生回路7は、発振器8から供 給される基準信号を適宜分周等の処理し、半導体メモリ 12の駆動用クロックCL1, アドレス信号Ad1や、 画像データ圧縮処理回路21と画像データ伸長処理回路 22の動作クロックCK4、CK5、圧縮処理された画 像データCIDを記憶する半導体メモリ13の駆動用ク ロックCL2, アドレス信号Ad2, 読出し動作と書込 み動作を切替え制御するための読出し/書込み切替信号 50 10

(R/-W2) を発生する回路であって、公知の論理回 路で構成できる。なお、読出し/書込み切替信号(R/ -W2) は、例えば"H" (ハイレベル) のとき「読出 し」を指示し、"L" (ローレベル) のとき「書込み」 を指示するものとする。

【0041】タイミング発生回路7は、動作制御信号M Cを受けると、画像データの圧縮処理及び圧縮された画 像データCIDの半導体メモリ13への書込み動作を開

【0042】即ち、タイミング発生回路 7 から出力され るクロックCL1, アドレス信号Ad1は、スイッチ1 Oを介し、読出しクロックRC, 読出しアドレス信号R Aとして半導体メモリ12に供給される。これにより、 半導体メモリ12からは記憶保持されている画像P4の データが順次読み出され、圧縮処理回路21で圧縮処理 されて圧縮画像データCIDが得られる。半導体メモリ 12としてFIFO型半導体メモリを用いることによ り、図2で説明したように、図3 (b) の画像P4のデ ータの書込み期間の途中からでも、この画像P4のデー . タの読出しを開始させることができる。 また、 書込みク ロックWCと読出しクロックRCとが非同期であっても よい。

【0043】圧縮処理回路21から出力される圧縮画像 データCIDは半導体メモリ13のデータ入出力端子I /Oに供給され、また、タイミング発生回路 7 から出力 されるクロックCL2,アドレス信号Ad2及び「書込 み」を指示する読出し/書込み切替信号(R/-W2) が、スイッチ11を介して、半導体メモリ13にクロッ クCL, アドレス信号Ad及び読出し/書込み切替信号 (R/-W) として供給され、図3 (c) に示すよう に、P4を付して示す期間に圧縮された画像P4のデー タがこの半導体メモリ13に書き込まれる。

【0044】ここで、半導体メモリ13は読出し/書込 み切替信号(R/-W)によって画像データの書込みモ ードと読出しモードとに切り替られるメモリであって、 読出し/書込み切替信号 (R/-W) が"H"のとき書 込みモードとなる。このとき、データ入出力端子I/O はデータ入力用になり、クロックCL及びアドレス信号 Adは夫々書込みクロック、書込みアドレス信号として 使用される。また、読出し/書込み切替信号(R/一 W) が "L" のときには、読出しモードとなる。このと き、データ入出力端子I/Oはデータ出力用となり、ク ロックCL及びアドレス信号Adは読出しクロック、読 出しアドレス信号として使用される。このように書込 み、読出しが切り替えられて使用される半導体メモリ回 路も公知である。

【0045】ところで、この実施例において、装置を小 型にする場合、データ圧縮回路21やデータ伸長回路2 2にはLSI化された小型の回路が採用されるが、回路 素子の処理能力の点から、前記したカメラ動作で1枚の

画像データが生成される時間よりも、1枚の圧縮画像デ ータを生成する方が長い処理時間を必要とする。このた め、半導体メモリ12をバッファメモリとして用い、カ メラ動作の高速度での画像取り込みを可能とする。ま た、この際、画像P4のデータの圧縮処理と半導体メモ リ13への書込みが終了するまでの期間、半導体メモリ 12で画像P4のデータを保持することにより、画像内 容の変容を防止するようにしている。この動作をおこな うため、タイミング発生回路2が上記の動作制御信号M Cを出力してからタイミング発生回路 7 から動作終了信 10 号MEが供給されるまでの期間、記録トリガースイッチ 5の閉路情報の取り込みを行わないようにする。

【0046】タイミング発生回路7は、図3(c)にお いて、圧縮された画像P4のデータの書込みが終了した 時点で書込みクロックCL2の発生を停止して、これ以 降半導体メモリ13をこの画像P4のデータの保持モー ドとし、また、動作終了信号MEをタイミング発生回路 2に送る。タイミング発生回路2は、動作終了信号ME を受けると、動作制御信号MCの発生を停止するととも に、再び半導体メモリ12の書込み動作を開始させ、画 20 像P5, P6, P7のデータを半導体メモリ12に順次 書き込んで記録トリガースイッチ5の次の閉路操作に備 える。

【0047】なお、半導体メモリ13としては、複数枚 分の画像のデータ記憶容量を有するものを用いることが 考えられる。このとき、図3(c)のP4、P7等で示 したデータ書込み動作期間では、半導体メモリ13がも つ画像データの記憶領域のうち、画像1枚分に割り当て られた一部領域だけが新たな画像データに書き替えられ る。また、図3 (c) の「保持」を付して示す期間で は、この直前に書き込まれた画像データだけでなく、こ れ以前に書き込まれた画像データも保持される。

【0048】さらに、半導体メモリ13が、例えばバッ テリーバックアップされたスタティック型ランダムアク セスメモリや、いわゆるフラッシュ型の不揮発メモリで あるような場合、図3 (c)での画像P4のデータの書 込み時点以前には、時刻T1での電源スイッチ4の閉路 によって開始された今回の撮影よりも前の撮影時に記録 された画像Pxのデータが保持されている。

【0049】図3には、さらに、画像P7のデータの半 導体メモリ12への書込み期間に再び記録トリガースイ ッチ5が閉路された(時刻T3)場合のメモリ動作も示 している。この場合の動作も、画像P4のデータの記録 動作と同じであるので、その説明を省略する。

【0050】以上、図3を用いてこの実施例の電子カメ ラ機能(静止画記録機能)動作を説明したが、これは上 記公知例1、2に示したの装置の動作に類似している。 【0051】なお、半導体メモリ13がフラッシュ型メ モリの場合には、素子の構成上いわゆる重ね書きによる 画像データの書き替えができない。このため、図3

12

(c) における画像 P 4 のタイミングで、この画像 P 4 のデータを書き込む前段階に、画像P4のデータの書込 み領域として割当てられたメモリ領域に残っている画像 データを一旦消去する動作が実行される。この消去動作 は、具体的には、半導体メモリにある所定の論理レベル のデータを書き込む動作であり、例えば図1におけるデ ータ圧縮回路21の出力側に、タイミング発生回路7か ら出力される図示しない制御信号によって所定レベルの データを出力するように制御される論理ゲートを配し、

画像P4のデータの書込みに先立ってこの所定レベルの データを書き込むようにして実施できる。

【0052】また、フラッシュ型メモリ案子としては、 数種のコントロール信号を用いてデータ入出力端子I/ Oに供給したコード信号をメモリ素子に取り込み、書込 み、消去等の動作モードを切り替えるようなものも公知 である。さらに、消去あるいは書込みに際して、メモリ 素子内部の動作が完了するまでの期間、所定論理レベル のデータを発生して次の動作への進展を待機するように 警告する、いわゆるレディー/ビジー信号発生機能を有<br /> するするものも公知である。このようなメモリ素子を用 いる場合でも、必要に応じてスイッチ11の切替え信号 を複数設け、また、データ入出力端子I/O端子に適宜 コントロールコードを画像データと切り替えて供給する ように、半導体メモリを用いたディジタル回路技術分野 では公知の技術で構成できる。また、図1のスイッチ1 1, 15と半導体メモリ13との間に、使用するメモリ 素子の機能にあわせたインタフェイス回路を設けること ちできる。

【0053】このように、画像情報信号の記録に際し、 半導体メモリ13がフラッシュ型メモリであるときに は、消去動作を連動して実行するように構成することに より、使用者はフラッシュ型メモリに固有の消去動作に 煩わされることなく、従来の重書きによる自動的な書替 えが可能なメモリ装置と同様な感覚で操作することがで きる。

【0054】この実施例の特徴とするところは、コネク タ14と、スイッチ11,15と、外部機器との信号授 受動作の準備状態を検知する状態検知回路23と、タイ ミング発生回路7の動作開始の阻止するためのANDゲ\_ ート6を設け、外部機器と半導体メモリ12,13との 間でのディジタル画像情報信号の授受を行なうことがで きるようにしてことである。

【0055】以下、この点について、図4及び図5を用 いて説明する。但し、図4は図1のコネクタ14に外部 機器を接続した状態での状態検知回路23の一具体例を 示すブロック図であって、23aはT-FF(T型フリ ップフロップ)、23bはANDゲート、23cはオア 回路、25は外部機器、25aはコネクタであり、図1 に対応する部分には同一符号を付けている。

50 【0056】また、図5は外部機器との信号授受機能を

説明するためのタイミングテャートであり、図4に対応 する信号には同一符号を付けている。なお、図5

(a), (b), (c) ば夫々図3 (a), (b),

(c) と同じである。

【0057】まず、図1及び図5において、電源スイッ チ4が投入される時刻T1では、先に説明したように、 半導体メモリ13には既に記録済みの画像データが保持 されており、タイミング発生回路7は動作を停止してい るので、動作終了信号MEは"H"となって動作終了状 態を指示している。時刻T2で記録トリガースイッチ5 10 が閉路され、先述した一連の動作により、図5(c)に 示す半導体メモリ13への画像P4のデータの書込みが 開始されると、動作終了信号MEはレベルが"L"とな って、タイミング発生回路7が動作中であることを指示 する。

【0058】次に、図4及び図5において、状態検知回 路23のANDゲート23bには、一方の入力として、 動作終了信号MEが供給される。また、このANDゲー ト23bの他方の入力は、コネクタ14に外部機器25 のコネクタ25aが嵌合して外部機器が接続されたと き、外部機器25からコネクタ25a,14を介して供 給される信号授受動作の準備状況を示す信号 (以下、準 :備状況指示信号という) CSSaである。このANDゲ ,ート23bの出力は、トリガークロックとして、TーF F23aのクロック端子Tに供給される。

「【0059】また、このT-FF23aのリセット端子 Rには、電源スイッチ4 (図1) による動作電源投入時 の初期リセット信号INSが、ORゲート23cを介し て供給される。この初期リセット信号INSは、電源投 入後、所定の微小時間だけ発生し、各論理回路を所定の 30 初期状態にリセットするために用いられるが、このよう なリセット手法は、論理回路技術分野では周知の方法で あり、電源供給開始時にリセット信号を発生するための 専用 I Cも市販されている。そこで、状態検知回路23 の構成要素としてかかるリセット信号発生ICを備えて もよいが、タイミング発生回路2に設けられるリセット 信号発生回路の出力信号を初期リセット信号INSとし て用いてもよい。

【0060】T-FF23aのQ出力を状態検知信号S Dとして出力する。この状態検知信号SDは、初期リセ 40 ット信号 INSにより、図5に示すように、時刻T1に 不定状態 ("H"か"L"かの未確定の状態) から "L"状態にリセットされる。状態検知信号SDが

"L"のときには、図1におけるスイッチ11, 15は 図1に示される状態にある。また、この"L"の状態検 知信号SDは図1のインバータ9で反転されて"H"と なり、ANDゲート6を動作制御信号MCの通過状態に する。これにより、図3での説明したように、時刻T2 での記録トリガースイッチ5の閉成に連動して、半導体 メモリ13への画像P4のデータの書込みが行なわれ

14

る。

【0061】ここで、時刻T4に外部機器25から状態 検知回路23に、この外部機器25で信号授受の準備が 完了したことを指示する "H" の準備状況指示信号CS Saが供給されたとする。このとき、画像P4のデータ の半導体メモリ13への書込み完了によるタイミング発 生回路7の動作終了にともなって、動作終了信号MEが "H" に変わると、このタイミングでT-FF23aが トリガーされて状態検知信号SDは"H"に反転する。 【0062】状態検知信号SDが"H"になると、図1 のスイッチ11,15は図1の図示とは反対方向に切り 替えられる。単方向のディジタル信号用スイッチである スイッチ11は例えばマルチプレクサ回路でもって、ま た、双方向のスイッチであるスイッチ15は例えばいわ ゆるアナログスイッチ回路でもって夫々容易に構成可能 であることは、この種回路技術分野では周知である。 【0063】状態検知信号SDはコネクタ14、25a

を介して外部機器25に供給され、外部機器25に撮像 記録装置が信号授受動作可能な状態にあることを、その レベルが "H"であることによって伝える。

【0064】そこで、外部機器25は、この状態検知信 号SDを受けると、図1において、スイッチ11を介 し、クロックCL3、アドレス信号Ad3及び読出しを 指示する読出し/書込み切替信号(R/-W3)を半導 体メモリ13に供給する。これにより、半導体メモリ1 3は、このアドレス信号Ad3で指定される記録領域か ら、例えば、特定の画像一枚分、あるいは全ての画像デ ータを読み出し、データ入出力端子I/O端子からスイ ッチ15, コネクタ14を介して外部機器25 (図4) に供給する。このとき、半導体メモリ13は、専ら外部 機器25によって動作制御される。

【0065】図4及び図5において、外部機器25は、 半導体メモリ13から所望の画像データを読み出すと、 クロックCL3の出力を停止し、準備状況指示信号CS Saを "L"に戻し、これと同時に、授受動作終了信号 CSSbを状態検知回路23に供給する。この授受動作 終了信号CSSbはORゲート23cを介してTーFF 23 a に供給され、これをリセットして状態検知信号S Dを"L"に戻す。

【0066】外部機器25がパーソナルコンピュータで あるような場合、信号授受用のクロックCL3 (図1) として比較的低周波数の信号が使われることが多いが、 その周波数は外部機器25単独の制約条件のみにより決 定できるようにするのが便利である。これは、一般に、 外部機器25として低コストのものを使用する場合、そ のデータ処理能力は低いから、低周波のクロックによる 信号授受が好適であるし、また、処理能力が高い外部機 器であれば、高速クロックで短時間に授受動作を完了す ることが望まれるからである。このため、外部機器25 50 との信号授受に要する時間は、授受する信号データ量が

同じであっても、使用する外部機器の機種によって異なることが考えられる。

【0067】この実施例においては、タイミング発生回路7の動作開始を指示する動作制御信号MCの伝送経路に挿入されたANDゲート6の制御用としても状態検知信号SDを供給し、状態検知信号SDが"H"にあるとき、このANDゲート6によって動作制御信号MCが阻止され、記録トリガースイッチ5の閉成によって実行される半導体メモリ12、13への画像データの審込み連動動作のうち、少なくも半導体メモリ13への新たな画がデータの審込みを禁止させ、外部機器25との信号授受に要する不確定の時間の間、半導体メモリ13における画像データが改変されて画像内容が変容してしまうことを防止する。

【0068】図5は上記構成を持つ実施例の動作を説明するものであるが、なお、例えば、状態検知信号SDが "H"のとき、記録トリガースイッチ5の閉路を無視するように、タイミング発生回路2を論理回路技術分野の公知技術で構成でき、上記した半導体メモリ13での画像データの改変を防止できる。但し、この場合には、当然記録トリガースイッチ5の操作による全ての動作が禁止される。

【0069】図5 (c) において、半導体メモリ13での画像P4の書込み動作が完了し、動作終了信号MEが "H"に反転すると、図3で説明したように、半導体メモリ12への画像P5, P6, P7の書込みが再開する (図5 (b))。そして、時刻T3で記録トリガースイッチ5が閉路されると、画像P7は半導体メモリ12には保持されるが、状態検知信号SDが"H"であるから、ANDゲート6により、動作制御信号MCが阻止されてタイミング発生回路7に供給されず、タイミング発生回路7は動作を開始しない。このため、半導体メモリ13は、画像P7のデータの書込みは禁止され、前の画像データを保持したままとなる。

【0070】このように、スイッチ11,15の切替動作のみではなく、タイミング発生回路7の動作も禁止されるので、回路の無駄な動作が省け、消費電力も抑圧できることになる。

【0071】外部機器25への画像P4のデータの読出しが終了し、授受動作終了信号CSSbによって状態検知回路23から出力される状態検知信号SDが"L"になると、スイッチ11,15は再び図1に図示する方向に切り替わる。また、ANDゲート6も通過可能状態向に切り替わる。また、ANDゲート6も通過可能状態はなって動作制御信号MCがタイミング発生回路7が動作となって動作終了信号MEは"L"となり、圧縮された開始して動作終了信号MEは"L"となり、圧縮された導体メモリ13に書き込まれる。この書込みが終了すると、動作終了信号MEは再び"H"になり、準備状況指示信号CSSaが再び"H"となって、外部機器25での信

16

号授受の準備ができたことが指示される。これにより、 状態検知信号SDが"H"に反転して、撮像記録装置が 再び信号授受可能な状態になったことを外部機器25に 伝える。

【0072】以上のように、この実施例の動作によると、半導体メモリ13から外部機器25へのデータ読出し中には、半導体メモリ13へのデータ書込みが禁止され、あるいは、半導体メモリ13へのデータ書込みの途中での外部機器25へのデータ読出しが禁止されるので、外部機器25への半導体メモリ13のデータ読出し動作実行中に、半導体メモリ13での画像データが書き替えられる恐れはない。従って、撮像された1枚の画像データではなく、複数枚の画像のデータが混在して出力されることが防止できるので、この出力データを用いて再現された画像が撮像された1枚の画像とは異なるものに変容してしまうことを回避できる。

【0073】また、動作制御信号MCの出力を待機させるように構成した場合には、外部機器25へのデータ読出しの実行中でも、記録トリガースイッチ5の閉路操作により、画像データの半導体メモリ12への取り込みだ画像情報を、外部機器25へのデータ読出しが終了し次第、使用者による新たな操作を必要とせずに、自動的に半導体メモリ13に転送して記録することができる。さら、これに連動して状態検知信号SDが自動的に"H"に反転し、この実施例を外部機器25との信号授受可能状態に対り部機器25に知らせることができるので、半導体メモリ12に記録された画像のデータを、待ち時間を短くして、連続して外部機器25で読み出すことも可能になる。

【0074】さらに、準備状況指示信号CSSaは図5に示すようなレベル変化タイミングに限定されるものではなく、例えば一旦"H"に反転した後、このレベルを維持するようにしてもよく、このときには、図5(c)での新たな画像情報の書込みが完了して動作終了信号MEが"L"から"H"に反転する毎に、自動的に外部機器25との信号授受が可能な状態になる。

【0075】また、準備状況指示信号CSSaを、図5 に示すように、外部機器25による信号授受の終了毎に "H"から"L"に戻るように規定した場合には、授受動作終了信号CSSbを必ずしも外部機器25から供給するようにする必要はなく、例えば準備状況指示信号CSSaの"H"から"L"に反転するエッジタイミングに同期して、所定のパルス幅のパルス信号を発生するような、例えばモノステーブルマルチバイブレータ回路等の公知の論理回路構成を状態検知回路23に内蔵し、これに準備状況指示信号CSSaを供給して授受動作終了信号CSSbに相当するパルス信号を得るようにすることもできる。

30

17

【0076】なお、図5において、準偏状況指示信号CSSaによる画像データ保持タイミング、即ち、準備状況指示信号CSSaが動作終了信号MEの"H"期間内に"H"に反転した場合、状態検知回路23は直ちに

"H"の状態検知信号SDを出力し、この実施例の撮像記録装置は外部機器 25との信号授受状態になるが、特に、動作終了信号MEが記録トリガースイッチ 5の閉路に連動して"H"から"L"に切り替わる直前ので準備状況指示信号 CSSaが"L"から"H"に反転したときには、図4におけるANDゲート 23bから微小パルス幅のノイズ信号が発生し、これにより、T-FF23aがトリガーされて状態検知信号SDが"H"に反転してしまう恐れがある。また、時刻T1以前あるいは時刻T1近傍の時点で準備状況指示信号 CSSaが"H"に反転したときには、初期リセット信号 INSによるT-FF23aの動作が不確定になる恐れがある。

【0077】図6はこのような場合にも好適な図1における状態検知回路23の他の実施例を示す回路図であって、23dはインバータ、26~29は抵抗、30はトランジスタ、31、32はコンデンサ、33は電源であり、図1、図4に対応する部分には同一符号を付けている。

【0078】また、図7は図6における各部の信号を示す波形図であって、図6に対応する信号には同一符号をつけている。

【0079】図6において、状態検知回路23に嵌合検知スイッチ24が設けられており、コネクタ14に外部機器(図示せず)のコネクタ25aが嵌合されると(時刻T1)、この嵌合検知スイッチ24が押圧された閉路し、電源33からの"H"の電圧信号SVがANDゲート23bに供給される。この"H"の電圧信号SVが図4に示した具体例での準備状況指示信号CSSaの代りをなしている。なお、抵抗28は、嵌合検知スイッチ24が開成されているとき、ANDゲート23bの一方の入力をアース("L")レベルに保つためのものである。

【0080】これにより、図7(a)に示すように、コネクタ25a、14の嵌合状態で、図1における電源スイッチ4の閉路によって装置電源が投入されると、図5で説明したように、準備状況指示信号CSSaが時刻T1で"L"から"H"に反転するのと同じものとなる。【0081】この具体例では、また、ANDゲート23bの他方の入力として、抵抗26を開始、動作終了信号MEが供給されるが、ANDゲート23bのこの入力端子とアースとの間にコンデンサ31とトランジスタ30のベースに、抵抗27を介して初期リセット信号INSが供給される。

【0082】そこで、図7(a)に示すように、電源投 50 ようにする。これにより、タイミング発生回路7の動作

18

入時に"H"の初期リセット信号INSが発生すると、その信号期間トランジスタ30が導通状態になるので、ANDゲート23bの動作終了信号MEが供給される側の入力レベルADIが"L"に保たれる。そして、所定時間の経過後、初期リセット信号INSが"L"になると、トランジスタ30が非導通状態になり、このとき、動作終了信号MEが"H"であれば、抵抗26とコンテンサ31とによる時定数で決まる時間遅延を経て、入力レベルADIは"H"になる。この時間遅延の間に、TーFF23aは初期リセット信号INSによってリセットされているので、入力レベルADIが"H"になったことによって得られるANDゲート23bの"1レベル"の出力ADOにより、TーFF23aは確実にトリガーされて、状態検知信号SDを発生させることができる。

【0083】また、図7(b)は、時刻T2での記録トリガースイッチ5(図1)の閉路操作に連動してタイミング発生回路2の動作から時刻T2,に出力される

"H"の動作制御信号MCと、嵌合検知スイツチ24が 閉路して電源3.3からANDゲート23bに"H"の電 圧信号SVが供給されるタイミングとが競合する場合の 動作に対するものである。

【0084】時刻T2'でタイミング発生回路2(図 1) から発生した "H" の動作制御信号MCにより、タ イミング発生回路7(図1)が動作を開始すると、動作 終了信号MEは"H"から"L"に反転するが、回路素 子の信号伝播速度、あるいは発振8から供給されるタイ ミング発生回路7の動作クロックと動作制御信号MCと の位相関係等に依存した動作遅延により、一般に、時刻 T2'から動作終了信号MEが "L" に反転する時点ま でに時間差が生じる。この時間差の期間に嵌合検知スイ ッチ24からの電圧信号SVが "L" から "H" に反転 すると、ANDゲート23bから、短期間だけ、パルス 状の"H"の出力信号ADOが発生する。この出力信号 ADOによってT-FF23aがトリガーされると、状 態検知信号SDは"H"に反転し、このままでは、タイ ミング発生回路7が動作しているにも拘らず、スイッチ 11, 15 (図1) が外部機器のアクセス側に接続され てしまうので、時刻T2のタイミングで撮影した画像デ ータが半導体メモリ13(図1)に記憶できない。

【0085】そこで、図6に示す具体例では、このように撮影が無効となる事態を回避するため、次のような構成を備えている。即ち、オア回路23cには、図4に示した具体例のように授受動作終了信号CSSbや初期リセット信号INSのほかに、動作終了信号MEがインバータ23dでレベル反転されて供給されるようにして、動作終了信号MEが"L"に反転して時点で、これにより、TーFF23aがリセットされるようにし、一旦"H"に反転した状態検知信号SDが再び"L"に戻るようにする。これにより、タイミング発生回路7の動作

19 で有効に画像情報の半導体メモリ13への書込みが実施

【0086】また、このとき、図7(b)に示すような "H"のパルス状波形の状態検知信号SDが発生する条 件は、嵌合検知スイッチ24からの電圧信号SVが "H"に反転時点から状態検知信号SDによりANDゲ ート6(図 1.)が閉鎖されるまでの回路動作遅延時間 t 1と、動作制御信号MCが "H" に反転する時点から "L"の動作終了信号MEによってT-FF23aがリ セットされるまでの遅延時間 t 2 との和で規定される時 10 刻T2'前後の時間領域内に、嵌合検知スイッチ24か らの電圧信号SVが"H"に反転することである。この とき、時間 t 1, t 2 は、使用する回路素子の速度性 能、あるいは採用される回路構成等から予め予測するこ とができ、また、状態検知信号SDの図7(b)に示す "H" の期間は期間 (t1+t2) よりも短かい。

【0087】そこで、状態検知信号SDのコネクタ14 への出力部に、所定パルス幅以下の信号の出力を阻止す る回路構成を備えることにより、図7(b)に示す

"H"のパルス状の状態検知信号SDが外部機器に供給 20 されることを防止することができる。図6においては、 かかる阻止手段として、抵抗29とコンデンサ32とか らなる積分回路を用いている。勿論、同様な機能を実現 する他の構成も論理回路技術分野では公知である。な お、かかるパルス状の状態検知信号SDをそのまま外部 機器に供給しても、外部機器側で予め想定される微小パ ルス幅の状態検知信号SDには応動しないように構成す ることもできるが、上記のように状態検知回路23側で かかるパルス状の状態検知信号SDを阻止するように構 成した方が、外部機器の動作に対する制約条件が少な く、外部機器にての動作プログラム設定時等における煩 わしさを低減できる。

【0088】状態検知回路23のさらに他の具体例とし て、図6において、嵌合検知スイッチ24の抵抗28側 にゲートを設け、これを図7 (b) に示すゲート信号G Cで制御して電圧信号を阻止するようにしてもよい。こ のゲート信号GCは、記録トリガースイッチ5の閉路時 の時刻T2、即ち、動作制御信号MCよりも所定時間前 に"H"となり、動作終了信号MEが"L"に反転して 後所定時間経過後に"L"に戻るように、タイミング発 40 生回路2で生成されるものであって、このゲート信号G Cの"H"期間では、嵌合検知スイッチ24からの電圧 信号SVが阻止されてANDゲート23bに供給され ず、図7(b)の時間領域(t 1 + t 2)で嵌合検知ス イッチ24からの電圧信号SVが"H"に反転するのを 禁止される。この場合、図7(b)での時刻T2'以後 に示されたANDゲート23bの出力信号ADO及び状 態検知信号SDの"H"状態は発生しない。従って、オ ア回路23cへ動作終了信号MEの反転信号が供給され ることは不要となる。

【0089】なお、図4及び図6に示した状態検知回路 23や図1でのANDゲート6及びインバータ9をハー ドウェアのロジック回路で構成したものとしたが、例え ば、マイクロコンピュータを用い、これが図6における 初期リセット信号INS,動作終了信号,電圧信号S V, ゲート信号GC及び授受動作終了信号CSSbによ って状態を検知し、この結果によって動作制御信号MC や状態検知信号SDを発生するようにしてもよい。

20

【0090】以上は図1に示した実施例の撮像動作と外 部機器への画像情報出力動作についての説明であった が、次に、この実施例の画像再生動作を図8に示す動作 タイムチャートを用いて説明する。

【0091】この動作では、図1において、電源スイッ チ4が図示とは反対方向の破線の状態に閉路されること により、再生モードに切り替えられ、また、この場合、 記録トリガースイッチ5は再生画像の順送り選択スイッ チとしての機能を有する構成されている。このような機 能切替えは、マイクロコンピュータあるいは論理回路技 術を用いて容易に実現できる。

【0092】図1及び図8において、時刻T1に使用者 が電源スイッチ4を破線で示す再生モード側に閉路する と、動作電源が投入開始されるとともに、図8(a)に 示すように、再生動作が開始される。このとき、初期動 作として、図8 (b) に示すように、画像データ保持状 態の半導体メモリ13から1枚目の画像P1のデータが 読み出され、図8 (c) に示すように、半導体メモリ1 2に書き込まれる。かかる初期動作は以下のようにして 実行される。

【0093】タイミング発生回路2は、電源スイッチ4 の閉路によって再生動作を開始するが、このとき、次の 初期動作を行なうように、タイミング発生回路2中のマ イクロコンピュータをプログラムしておく。即ち、動作 制御信号MCによってタイミング発生回路7を動作さ せ、クロックCL2,アドレス信号Ad2及び読出し動 作を指示する"L"の読出し/書込み切替信号(R/-W2)を発生させる。また、圧縮された画像データを非 圧縮の画像データに復元する画像データ伸長回路22の 動作クロックCK5と、半導体メモリ12用のクロック CL1, アドレス信号Ad1を発生させる。さらに、ス イッチ制御信号SW1, SW2, SW3により、各スイ ッチ10、16、18を図示とは反対方向に閉じさせ る。なお、タイミング発生回路7が初期動作を開始する ことにより、動作終了信号MEは時刻T1で"L"を保 っている。

【0094】ここで、図4、図5で示した準備状況指示 信号CSSaにより、外部機器から半導体メモリ13へ のアクセス準備状態であることが、図8に示されるよう に、指示されていたとしても、図4あるいは図6で示し たANDゲート23bの作用により、状態検知信号SD 50 が "H" に反転することがない。従って、スイッチ1

30

1, 15は図1に示す状態を保ち、半導体メモリ13の データ入出力端子 I/Oから画像データが読み出され、 画像データ伸長回路22で処理された後、スイッテ16 を介して半導体メモリ12に供給される。このとき、タ イミング発生回路 7 からのクロックCL1, アドレス信 号Adlが夫々書込みクロックWC, 書込みアドレス信 号WAとして半導体メモリ12に供給される。

【0095】以上が再生モードの初期動作であるが、次 に、半導体メモリ12からの画像データの読出し動作に ついて説明する。この場合には、タイミング発生回路2 から出力されるクロックCL、アドレス信号Adが夫々 読出しクロックRC, 読出しアドレス信号RAとして半 導体メモリ12に供給される。このデータ読出しは、テ レビジョン信号の走査速度でフィールド画あるいはフレ ーム画分のデータ領域を走査するようにして行われる。

【0096】半導体メモリ12から読出された画像デー タは、スイッチ18を介してエンコーダ回路19に供給 され、アナログの映像信号に変換されて出力端子20か ら出力される。

【0097】さて、一般に、電源の供給停止とともに動 作電源の供給が停止され、電源バックアップされていな い半導体メモリ12においては、時刻T1の電源供給開 始時点にレベルが不定の偽データが記憶された状態にな る。従って、図8において、画像P1のデータの書込み 動作時では、この偽データが順次この画像P1のデータ に書き換えられていくことになる。

【0098】ここで、画像データ伸長回路22による1 枚の画像データの復元処理も、前述した画像データ圧縮 処理動作と同様な処理能力上の理由により、動作速度に よる制約がある。このため、一般に、タイミング発生回 30 路2からのクロックCL, アドレス信号Adによる半導 体メモリ12の1枚分の画像データ読出し時間に比べ、 画像データ伸長回路22による1枚分の画像データ復元・ に要する時間の方が長期間となる。そこで、時刻 T1で タイミング発生回路 2 からのクロック C L, アドレス信 号Adで直ちに半導体メモリ12のデータ読出しを開始 し、読み出された画像データからエンコーダ19で映像 信号を生成すると、出力端子20に接続したテレビジョ ンモニタ装置等のディスプレイ装置上には、まず、上記 の偽データによる、一般には、モザイク模様になること が多い偽の画像が再生され、続いて画像データ伸長回路 22によって伸長された画像P1のデータによる画像 に、例えばディスプレイされた画像の左上隅から徐々に 変わっていくような画像表示がなされる。

【0099】なお、ここで、タイミング発生回路7から のアドレス信号Ad1の状況から復元データに書き替え られた半導体メモリ12の記録領域を知り、これ以外の 領域からの画像データが半導体メモリ12から出力され るタイミングで、例えばエンコーダ19の入力レベルを 所定値に保持する等により、書替え時の偽データによる 50 bが供給されて状態検知信号SDが "L" に戻るまでの

22

映像信号信号の出力を阻止し、例えば画面における書替 えが終わっていない部分を灰色に表示できるような構成 にすることも可能である。また、電源の供給を停止する ことなく、引き続いて行われる再生画像の更新時には、 先に選択されていた画像が徐々に新たに選択された画像 に変わっていくようにディスプレイされる。

【0100】以上の説明から明らかなように、出力端子 20から出力される画像情報には複数枚の画像が混在す る期間があるが、出力端子20に接続されるテレビジョ ンモニタ装置は、特定の1枚の画像を取り出すために用 いられる装置ではないので、混在した画像が過渡的に出 力されても問題はないし、かえって画像が更新されてい く経緯もモニタディスプレイ上に表示できる方が、装置 の動作状況の把握もできるので、好適である場合が多

【0 1 0 1】半導体メモリ12への画像P1のデータの 書込みが終了すると、タイミング発生回路7はクロック CL1. クロックCL2の発生を停止し、半導体メモリ 12は画像P1のデータの保持モードになり、半導体メ 20 モリ13の読出し動作が停止する。さらに、タイミング 発生回路7は"H"の動作終了信号MEを出力する。

【0102】このとき、図8に示すように、準備状況指 示信号CSSaが"H"であって、外部機器による信号 授受の準備状態を示している場合、状態検知回路23は "H"の状態検知信号SDを発生する。これにより、ス イッチ11,15は図1の図示とは反対の方向に切り替 わり、コネクタ14に接続された外部機器による半導体 メモリ13へのアクセスが可能な状態になる。

【0103】ここで、外部機器からクロックCL3,ア ドレス信号Ad3及びデータ書込みを指示する"L"の 読出し/書込み切替信号~(R/-W3)が供給され、ま た、外部機器から画像Pextのデータがスイッチ15 を介して半導体メモリ13に供給されることにより、図 8 (b) に示すPextを付したタイミングで1枚、あ るいは複数枚の画像のデータを半導体メモリ13に書き 込むことができる。さらに、図8 (c)に示す画像P1 の書込みが終了後、準備状況指示信号CSSaが、図8 の場合とは異なり、"L"のままであるときには、半導 体メモリ12,13ともにデータ保持状態であり、この 状態で時刻T2に記録トリガースイッチ5が閉路されて 次の画像の選択が指示されると、直ちにタイミング発生 回路2は動作制御信号MCを出力し、画像P2の半導体 メモリ12への書込み動作を実行させる。

【0104】この実施例においては、前記した撮像動作 時と同様に、再生動作時でも、状態検知信号SDが

"H"にある期間、動作制御信号MCの出力を保留する ことができるので、図8において、時刻T2よりも前に 状態検知信号SDが"H"となったときには、外部機器 から信号授受動作の終了を示す授受動作終了信号CSS

態検知信号SDが"L"に反転すると、自動的に画像P

2の半導体メモリ12への書込みを実行させることもで

きる。なお、事前のPextのタイミングに半導体メモ

トアドレスをタイミング発生回路7に配置されるアドレ ス信号Ad2生成用のカウンタにロードするような手段 を併用する。

リ13で画像P2が書き替えられたときには、書替え後 の画像が半導体メモリ12に書き込まれることになる。 【0105】また、外部機器の接続状態において、外部 機器との信号授受を行わない場合には、準備状況指示信 号CSSaを"L"に保てばよいことは当然であるが、 例えば、図6に示した状態検知回路23のように、嵌合 検知スイッチ24からの電圧信号SVを準備状況指示信 号CSSaに代えて用いる場合には、"H"の状態検知 信号SDがコネクタ14を介して伝送される毎に、外部 機器から授受動作終了信号CSSbを送り返すようにす ることにより、状態検知信号SDは直ちに"L"に戻っ て記録トリガースイッチ5の閉路による動作が開始でき る状態になりこれにより、記録トリガースイッチ5の操 作による再生画像の選択が滞りなく実施できる。

【0108】なお、図5または図8で状態検知信号SD が"H"のときには、図4,図5で説明したように撮像 モードにあるか、図8で説明したように再生モードにあ るかに拘らず、外部機器から供給する読出し/書込み切 替信号 (R/-W3) のレベル反転により、外部機器か ら半導体メモリ13へのデータ書込み、あるいは半導体 メモリ13から外部機器へのデータ読出しが実行でき る。また、この実施例の動作モードと外部機器による半 導体メモリ13の書込みアクセスあるいは読出しアクセ スとの、図5、図8で説明していない組合せ動作時にお いても、状態検知回路23から出力される状態検知信号 SDによる図5、図8で説明した制御動作、即ち、この 実施例の内部動作による半導体メモリ13へのデータ書 込みアクセス (撮像モード時) あるいは半導体メモリ1 3からのデータ読出しアクセス (再生モード時) の実行 中では、外部機器による半導体メモリ13へのアクセス を禁止し、また、外部機器による半導体メモリ13への アクセス実行中では、この実施例の内部動作による半導 体メモリ13へのアクセスを禁止する制御動作により、 半導体メモリ13の1枚の画像のデータに割り当てられ た記憶領域に複数の画像データが記憶されることを防止 できる。

【0106】以上のようなこの実施例の画像再生動作に よれば、半導体メモリ12に再生画像データを書き込む 20 ために半導体メモリ13から画像データを読み出してい る期間では、外部機器から半導体メモリ13へのデータ **書込みが禁止され、また、外部機器から半導体メモリ1** 3へのデータ書込みの実行中には、半導体メモリ13か らデータ読出しが行なわれて半導体メモリ12に書き込 みまれることが禁止される。かかる動作により、半導体 メモリ13から読み出される画像データに複数の画像の データが混在する恐れがなく、従って、半導体メモリ1 2に書き込まれた画像データや、これから読み出されて テレビジョンモニタ等に映出される画像の内容が、半導 30 体メモリ13に蓄えられていた1枚の画像とは異なるも・ のに変容してしまうことがない。

【0109】以上説明したように、図1に示した実施例 では、記録トリガースイッチ5の閉路に連動して開始さ れる動作、即ち、撮像動作または再生動作により、半導 体メモリ13がアクセスされているときには、外部機器 からの半導体メモリ1.3のアクセスを一切禁止するもの であった。

【0107】また、記録トリガースイッチ5等の閉路に よる再生画像の更新動作を、外部機器との信号授受の期 間待機させるようにし、記録トリガースイッチ5を、例 えば機械的にあるいは電気的に連続して閉路するような 手段を併用し、例えば状態検知信号SDが"H"から

【0110】ところで、この内部動作による半導体メモ リ13のアクセスは、上記実施例の説明から明らかなよ うに、記録トリガースイッチ5の閉路1回につき半導体 メモリ13内の1画面分の画像データのメモリ領域だけ をアクセスすることで実行される。従って、半導体メモ リ13が複数枚の画像データを記憶するものであるとき には、上記したようなアクセスの禁止制御を上記した画 像1枚分のデータのメモリ領域に限定しても、所期の効 果が得られる。

"L"に反転するタイミング毎のような所定タイミング 毎に、記録トリガースイッチ5の開閉状態を検知するよ うに、タイミング発生回路2のマイクロコンピュータを プログラムすることにより、外部機器から書き込んだ画 像を、直ちにかつ自動的に、再生するように、この実施 例を動作させることができる。これと同等の機能は、ま た、信号授受動作終了信号CSSBを記録トリガースイ ッチ5の閉路信号に代えて用いるように構成しても、実 現できる。このとき、半導体メモリ13が複数枚の画像 を記録するものであるときには、外部機器からの画像入 力は、1回の書込み動作で1枚の画像とし、また、書き 込んだ画像と読み出す画像を一致させるために、外部機 器から供給されるアドレス信号を検知して、そのスター 50 ち、タイミング発生回路2、半導体メモリ12、撮像素

【0111】図9はかかる制御動作を実現可能とした本 発明による撮像記録装置の他の実施例の要部を示すブロ ック図であって、11A, 11Bはスイッテ、13A, 13Bは半導体メモリ、15A, 15Bはスイッチ、2 3A, 23B, 34は状態検知回路、35は選択信号発 生回路、36,37はANDゲート、38~42はオア 回路、43~45はインバータであり、図1に対応する 部分には同一符号をつけている。

【0112】図9においては、図1の左半分の部分、即

子1、カメラ信号処理回路17、エンコーダ19の各部 分は同じであるので、省略している。また、図1でのス イッチ11、半導体メモリ13、スイッチ15、状態検 知回路23が夫々2つずつ、即ち、スイッチ11A,1 1B、半導体メモリ13A, 13B、スイッチ15A, 15B、状態検知回路23A, 23Bが設けられてい る。なお、図9には図示していないが、タイミング発生 回路7は、図1に示したものと同様、クロックCL1、 アドレス信号Ad1も発生する。

【0113】この実施例の特徴は、半導体メモリ13を 記憶する画像の1枚1枚に対して独立に配置し、画像デ ータのアクセス制御が画像データの1 枚毎に独立して実 行できるようにしたことである。この実施例では、記憶 する画像の枚数を2枚としており、このために、上記の ように、図1での半導体メモリ13,スイッチ11,1 5及び状態検知回路23夫々を二系統ずつ備えている。 【0114】ここで、夫々画像1枚分のデータを記憶す る半導体メモリ13A, 13Bは、夫々市販されている 半導体メモリ I C の一個 (あるいは複数個) で構成され ているが、半導体メモリICは、一般に、チップイネー ブル端子CEを備え、この端子に供給されるチップイネ ーブル信号の論理レベルにより、例えば"H"のときに は、クロックCL,アドレス信号Ad,読出し/書込み 切替信号 (R/-W) によって動作し、"L"のときに は、上記による動作制御を一切受け付けず、かつ、デー タ入出力端子 I / Oの入出力インピーダンスをハイイン ピーダンスとして、外部回路から切り離すような機能を 持っている。この実施例では、かかる機能を用いること により、半導体メモリ13A,13Bの選択が行なわれ ろ.

【0115】このために、この実施例では、ANDゲー ト6を介してタイミング発生回路7に供給される動作制 御信号MCが、カウンタあるいはシフトレジスタ等で構 成される選択信号発生回路35にも供給される。この選 択信号発生回路35は、半導体メモリ13A, 13Bを 選択するための選択信号S1、S2を発生する。

【0116】なお、この実施例においても、先に説明し た実施例と同様、半導体メモリ13A,13Bのアクセ スは画像1枚単位で行われるので、選択信号S1, S2 が同時に半導体メモリ13A、13Bを選択する論理レ ベル (ここでは、選択レベルを"H"とする) になるこ とはない。また、外部機器からは、半導体メモリ13A を選択するときに"H"になる準備状況指示信号CSS a 1 と、半導体メモリ 1 3 Bを選択するときに"H"に なる準備状況指示信号CSSa2とが、コネクタ14を 介して供給される。

【0117】ここで、タイミング発生回路7が、図1に 示した記録トリガースイッチ5の閉路に運動してタイミ ング発生回路2から供給される動作制御信号MCを受け て半導体メモリ13のアクセスを実行するとき、選択信 50 いずれかをアクセスした場合にも、選択した半導体メモ

26

号発生回路35では、記録トリガースイッチ5のある1 回の閉路により、選択信号S1が"H"に、選択信号S 2 が "L"になり、記録トリガースイッチ5の次の閉路 により、選択信号S1が"L"に、選択信号S2が "H"になり、記録トリガースイッチ5のさらに次の閉 路時には、選択信号S1,S2が最初のレベルにに戻っ て、これ以降、選択信号S1,S2のレベルの変化が、 記録トリガースイッチ5の閉路毎に、上記のように繰り

返される。 【0118】この選択信号S1, S2は夫々ANDゲー ト36、37に供給されるが、タイミング発生回路7の 動作開始とともに"L"になり、その動作中では、AN Dゲート36, 37のレベルを維持するために、動作終 了信号MEをインバータ43でレベル反転してANDゲ ート36,37に供給するようにしている。ANDゲー ト36,37の出力信号は夫々、オア回路38,39を 介し、チップイネーブル信号として、て半導体メモリ1 3A,13Bのチップイネーブル端子CEに供給する。 これにより、記録トリガースイッチ5の閉路によってタ 20 イミング発生回路7が動作を実行する毎に、半導体メモ リ13A,13Bが交互に選択されることになる。 【0119】選択信号S1, S2は、また、夫々インバ 一タ44,45でレベル反転された後、オア回路41, 42を介して状態検知回路23A,23Bに供給され る。また、動作終了信号MEも、これらオア回路41, 42を介して状態検知回路23A, 23Bに供給され る。これにより、オア回路41の出力信号は、半導体メ モリ13Aがタイミング発生回路7によってアクセスさ れている期間のみ"L"、他の期間は"H"となる。同 様に、オア回路42の出力信号も、半導体メモリ13B 30 がタイミング発生回路7によってアクセスされている期 間のみ "L"、他の期間は "H"となる。これらオア回 路41,42の出力信号は、状態検知回路23A,23 Bにおいて、図1における状態検知回路23での動作終 了信号MEに代るものである。

【0120】状態検知回路23Aには外部機器から準備 状況指示信号CSSa1が、状態検知回路23Bには準 備状況指示信号CSSa2が夫々供給されるが、これら 準備状況指示信号CSSa1,CSSa2は、図1での 状態検知回路23に供給される準備状況指示信号CSS a と同様のものである。また、外部機器からの授受動作 終了信号CSSbは状態検知回路23A,23Bともに 供給される。

【0121】ここで、外部機器は、半導体メモリ13A をアクセスするときには、準備状況指示信号CSSa1 を、また、半導体メモリ13Bをアクセスするときに は、準備状況指示信号CSSa2を夫々"H"にする が、これらを同時に"H"にすることはないようにす る。また、外部機器は、半導体メモリ13A,13Bの

20

リのアクセス動作終了毎に、図5で示したようなパルス 状の授受動作終了信号CSSbを発生する。

【0122】以上の構成により、状態検知回路23Aは 図4に示した状態検知回路23と同じ動作をなし、半導 体メモリ13Aがタイミング発生回路7によりアクセス されているときには、準備状況指示信号CSSa1の状 態によらず、状態検知信号SDaが"L"に保持され、 このアクセスがなされていないときには、準備状況指示 信号CSSa1を"H"とすることによって状態検知信 号SDaを"H"に切り替えることができる。

【0123】状態検知信号SDaは、"H"のとき、ス イッチ11A,15Aを切り替えて半導体メモリ13A の各端子を外部機器と接続可能にするとともに、オア回 路38を介して半導体メモリ13Aのチップイネーブル 端子CEに供給され、それを動作可能な状態とする。さ らに、オア回路40を介して外部機器に半導体メモリ1 3がアクセス可能な状態になったことを知らせる。半導 体メモリ13Bも、状態検知回路23Bの動作により、 同様に、アクセスが切り替えられる。

【0124】状態検知信号SDa, SDbは、さらに、 状態検知回路34にも供給される。図1に示した実施例 においては、状態検知回路23から出力される状態検知 信号SDが、インバータ9を介してANDゲート6に供 給され、この状態検知回路23を、タイミング発生回路 2に動作制御信号MCの出力の待機をさせる制御に使用 するものであったが、図9に示すこの実施例では、かか る動作は状態検知回路34を用いて行なうようにしてい **ప**。

【0125】即ち、状態検知回路34は、選択信号S 1、S2のレベルから選択信号発生回路35が次の動作 30 で選択しようとする半導体メモリが半導体メモリ13A であるのか、半導体メモリ13Bであるのかを検知でき るので、状態検知信号SDaあるいはSDbの論理レベ ルにより、外部機器による半導体メモリ13A, 13B の選択状況を知り、選択しようとする半導体メモリ13 Aまたは13Bが外部機器によりアクセスされていない ときには、動作を直ちに開始し、アクセスされていると きには待機するか、あるいは半導体メモリ13A, 13 Bのアクセスされていない方を選択して動作を開始する ようにする。

【0126】図10は図9における状態検知回路の一具 体例を示すブロック図であって、34a,34bはAN Dゲート、34cはノア回路であり、図9に対応する部 分には同一符号をつけている。

【0127】同図において、いま、選択信号S1が "H"とすると、選択信号発生回路35は次の動作制御 信号MCの入力時に選択信号S2を"H"に、選択信号 S1を"L"に夫々切り替え、また、択信号S2が

"H"のときには、次の次の動作制御信号MCの入力時

々切り替える。

【0128】そこで、状態検知回路34において、選択 信号S2と状態検知信号SDaとがANDゲート34a に、選択信号S1と信号SDbとがANDゲート34b に夫々供給されるが、いま、外部機器でアクセスされて いる半導体メモリ13Aあるいは13Bと、次のタイミ ング発生回路7の動作でアクセスすることが予定されて いる半導体メモリ13Aまたは13Bとが一致したと き、ANDゲート34a, 34bのいずれかから"H" の信号が出力される。このとき、ノア回路34cの出力 信号が"L"になるので、ANDゲート6によって動作 制御信号MCの通過は阻止されることになり、状態検知 信号SDaあるいはSDbが"L"になることによって 上記一致状態が解除されるまでの期間、待機動作状態と

【0129】図9に示した実施例では、二系統の半導体 メモリ13A,13Bに夫々1枚ずつ計2枚の画像を記 **憶するものであるが、半導体メモリ13を増設し、これ** にともなってスイッチ11,15や、状態検知回路2 3、オア回路38などからなる回路構成を増設すること により、2枚以上の画像を記憶するようにすることがで きる。このときも、状態検知回路34は1つでよいが、 N系統の半導体メモリ13を用いた場合の状態検知回路 34の一具体例を図11に示す。但し、同図において、 3.41, 342, 343, 344, ……, 34Nは図1 OでのANDゲート34a, 34bに対応したANDゲ ートであり、図10に対応する部分には同一符号をつけ ている。

【0130】図11において、N個の半導体メモリ13 に対応してカウンタ、あるいはシフトレジスタの段数が 設定された選択信号発生回路35はN個の選択信号S 1, S 2, S 3, S 4, ……, S N を 発生し、これらは 夫々状態検知回路34のANDゲート341, 342, 343.344、……,34Nに供給される。また、図 示しないが、図9の状態検知回路23A, 23Aに相当 するものがN個設けられており、夫々からの状態検知信 号SD1, SD2, SD3, SD4, ……, SDNが夫 々ANDゲート341, 342, 343, 344, … ···, 34Nに供給される。かかる構成により、タイミン グ発生回路7の次の動作により、アクセスが予定されて いるいずれかの半導体メモリ13の系統が外部機器によ ってアクセスされている場合には、タイミング発生回路 7の動作実行を待機させることができる。

【0131】なお、図10,図11において、選択信号 ・発生回路35には電源投入時の初期リセット信号INS が供給され、上記のカウンタ等をリセットすることによ り、初期状態での選択信号のセット (一般には、第1番 目の選択信号S1を"H")を行なう。

【0132】さらに、図10あるいは図11での選択信 に選択信号S1を"H"に、選択信号S2を"L"に夫 50 号発生回路35のカウンタに、その現在のカウント数に

20

1を加えるディジタル加算回路と、その加算結果をこの カウンタにロードする機能を付加し、ノア回路34cの 出力信号が"L"であり、かつ動作制御信号MCが

"L"から"H"に反転したタイミングで上記のロードを実行するように構成することにより、ANDゲート6が動作制御信号MCが阻止したときには、自動的に選択信号発生回路35がカウントアップしてノア回路34cの出力信号が"L"となる条件を解除し、この解除によってANDゲート6を通過する動作制御信号MCにより、選択信号発生回路35をもう一度カウントアップすることにより、外部機器でアクセスされていない半導体メモリ系統を選択して費込みを実行させるようになることが可能になる。

【0133】以上説明したように、半導体メモリ13を独立してアクセスできる複数のメモリブロックに分割しても、図1に示した実施例と同様の効果が得られ、さらにこの場合には、これら複数のメモリブロックのいずれかが外部機器によってアクセスされているときには、自動的にアクセスがなされていない方のメモリブロックを選択して、撮像動作あるいは再生動作による半導体メモリ13のアクセスを実行することもできる。従って、複数枚の画像の記録領域を有する半導体メモリ13のアクセスが実行されている記録領域を除いた記録領域に複数枚の画像を撮影して記録することもできる。

【0134】なお、図1及び図9に示した実施例において、動作開始のための記録トリガースイッチ5を装置内に配置したものとしたが、本発明は、これに限定されず、例えば、赤外線を使用したリモートコントローラに 30よって動作を開始させるようにすることもできるし、コネクタ14に接続された外部装置から動作開始を指令するようにすることもできる。

【0135】また、図1,図9に示した実施例においては、半導体メモリ13に代えて、例えば磁気ディスク等のメモリ手段を採用してもよく、上記と同様にして、これらのメモリアクセスの切替え制御を実行するように構成可能である。

【0136】さらに、図1、図9に示した実施例では、画像データを圧縮あるいは伸長するものとしたが、かかる機能は本発明では必須のものではない。また、半導体メモリ12をバッファメモリとして用いたが、特に画像データ圧縮・伸長機能を持たない実施例においては、この半導体メモリ12も必須ではなく、撮像された画像情報をリアルタイムで半導体メモリ13に記録するように構成してもよい。

【0137】さらにまた、図1、図9における半導体メモリ13、13A、13Bとして、前記したレディー/ビジー信号を発生するフラッシュ型メモリ素子を用いる場合には、それらが発生するレディー/ビジー信号と、

30

状態検知信号SD, SDa, SDbとの夫々論理和をとった信号をコネクタ14を介して外部機器に伝送するように構成してもよい。

【0138】さらにまた、図1において、スイッチ10 と半導体メモリ12との間にさらにスイッチ11に相当 するスイッチを設け、また、半導体メモリ12のデータ 入力端子Ⅰ,データ出力端子Oを夫々切り替えることに よって図1に示した接続関係と、コネクタ14を介した 外部機器との接続関係とに選択して接続可能なスイッチ を設け、このスイッチを、タイミング発生回路2の動作 状態を示す信号を、動作終了信号MEに代えて、あるい は動作終了信号MEに加えて用いる状態検知回路23の 出力信号によって切り替るように構成することにより、 外部機器からの圧縮処理されていない画像データを半導 体メモリ12に書き込み、これを画像データ圧縮処理回 路21で圧縮して半導体メモリ13に書き込むことや、 外部機器からの圧縮処理された画像データを半導体メモ リ13に書き込み、これを画像データ伸長処理回路12 5で復元して半導体メモリ12に一旦取り込み、その 後、外部機器にこの半導体メモリ12から復元された画 像情報を読み出すようにすることが実現できる。また、 このとき、任意のタイミングで使用者が記録トリガース イッチ5を操作して開始する半導体メモリ12のアクセ スと外部機器による個の半導体メモリ12のアクセスと が重複することも、状態検知回路の動作によって自動的 に回避できるので、1枚分の画像データ中に複数枚の画 像のデータが混在することがない。

[0139] 図12は本発明による撮像記録装置46の一実施例の外観図と使用例を示す図である。ここで、46は本発明による撮像記録装置、47は撮像用受光レンズ、48は従来のフイルムカメラと同様なファインダ、49はレンズフードである。

【0140】図12(a)は撮像記録装置の外観を示しており、これには、従来のフイルムカメラと同様な撮像用受光レンズ47、ファインダ48、レンズフード49が設けられている。また、これも従来のフィルムカメラと同様に、上面の図示左側に記録トリガースイッチ5が設けられており、図示右側側面にコネクタ14が取付けられている。ここで、装置に取外し不能に内蔵した半導体メモリ13を用いると、図示する厚さDを極めて薄くすることができる。

【0141】図12(b)~(e)は外部機器をパーソナルコンピュータPCとし、これに撮像記録装置46を装着して使用する例を示すものであり、図12(b)は撮像記録装置46のコネクタ14をパーソナルコンピュータPC内部のソケットに直接接続した場合を示す。

【0142】図12 (c) は撮像記録装置46のコネクタ14をソケット50とケーブル51を介してパーソナルコンピュータPCと接続する例を示す。

【0143】図12(d)は交流電源から直流電圧を生

成する公知の交流直流コンバータ等の電源回路を内蔵し たアダプタ52に撮像記録装置46を装着し、このアダ プタ52とパーソナルコンピュータPCとを接続するも のである。この場合、例えば、コネクタ14に設けた動 作電源入力端子から撮像記録装置46に動作電源を供給 するとともに、コネクタ14の入出力信号をアダプタ5 2内部に設置される電気回路、例えば電気配線、あるい は信号バッファ回路等を介してパーソナルコンピュータ PCと接続する。なお、アダプタ52は乾電池等公知の 直流電源を内蔵したものでもよく、また、この場合、ア 10 さずに撮影することができる。 ダプタ52を専ら動作電源の供給用として構成し、撮像 記録装置46の屋外での使用時等にともに用いるような こともできる。

【0144】図12 (e) は公知の卓上型照明器スタン ドと同様な機構を有するアダプタ53に装着してパーソ ナルコンピュータPCと接続するようにした例を示す。 この場合、例えば丸形の蛍光ランプ54a,54bの蛍 光管の描く円の内側に撮像記録装置46を設置すること により、蛍光ランプ54a、54bで照明された被写体 を撮像し、その画像情報をパーソナルコンピュータPC 20 に伝送するように構成できる。

【0145】ここで、図12(a)に示すコネクタ14 の端子位置を、撮像用重厚レンズ47の入射光の方向と 反対の側の装置外装面を基準として規定するような構成 とすることにより、図12(b)~(e)等の運用にお いて、上記基準となる面をアダプタ等に向けて装着した とき、入射光方向が遮蔽されずに開放されるので、パン ナルコンピュータPCあるいはアダプタ等に装着した状 態で撮像することができる。

# [0146]

【発明の効果】以上説明したように、本発明によれば、 撮像した画像情報を記憶するために撮像記録装置に内蔵 されているメモリが、装置外部から該メモリをアクセス するための信号切替え手段及び信号伝送用コネクタを備 えたことにより、上記メモリに記憶される情報を外部機 器との間で授受する場合にも、取外し不要となり、装置 の小型化が可能となるし、また、メモリ装脱着の手間が かからず、使い勝手が向上する。

【0147】これとともに、上記メモリの装置外部から のアクセス動作の準備状態や実行状態を検知する手段を 40 4 電源スイッチ 備え、かかる状態を検知したときには、撮像した画像の 上記メモリへの書込みの実行を待機するように構成し、 また、撮像した画像の上記メモリへの書込みが準備状態 にあるか、あるいは、実行状態にあることを検知する手 段を備え、かかる状態を検知したときには、外部機器か らの上記メモリのアクセス動作の<u>実行を</u>待機<u>するよう</u>に 構成したことにより、使用者の操作による撮像画像の書 込み動作の任意のタイミングでの指示が、画像情報を変 容させることなく、実行可能であり、外部機器との間で の信号授受実行時に上記指示があっても、授受されてい 50 20 出力端子

32

る画像情報の内容が変化してしまうことがない。また、 撮像画像の上記メモリへの書込み動作の実行時に、上記 コネクタを介して外部機器と接続しても、書込み中の撮 像画像の内容が変化してしまうことがない。

【0148】さらに、上記メモリが複数枚の画像の記録 領域を有する場合には、外部機器との間での信号授受の 実行中の期間においても、使用者の操作による撮像画像 の書込み動作の任意のタイミングでの指示により、この タイミングでの画像撮影が可能であって、チャンスを逃

#### 【図面の簡単な説明】

【図1】本発明による撮像記録装置の一実施例を示すブ ロック図である。

【図2】、従来の撮像記録装置に用いられるFIFO型メ モリを示す模式図である。

【図3】図1における半導体メモリの動作を示すタイミ ング図である。

【図4】図1における状態検知回路の一具体例を示すブ ロック図である。

【図5】図1に示した実施例の外部機器との信号授受機 能と、図4に示した状態検知回路の動作を示すタイミン グ図である。

【図6】図1における状態検知回路の他の具体例を示す ブロック図である。

【図7】図6に示した状態検知回路の動作を示すタイミ ング図である。

【図8】図1に示した実施例の画像再生動作を示すタイ ミング図である。

【図9】本発明による撮像記録装置の他の実施例の要部 30 を示すブロック図である。

【図10】図9における状態検知回路の一具体例を示す ブロック図である。

【図11】図9における状態検知回路の他の具体例を示 すブロック図である。

【図12】本発明による撮像記録装置の一実施例の外観 とその使用例を示す図である。

#### 【符号の説明】

- 1 撮像素子
- 2 タイミング発生回路
- - 5 記録トリガースイッチ
  - 7 タイミング発生回路
  - 10, 11, 11A, 11B スイッチ
  - 12, 13, 13A, 13B 半導体メモリ
  - 14 コネクタ
  - 15, 15A, 15B, 16 スイッテ
  - 17 カメラ信号処理回路
  - 18 スイッチ
  - 19 エンコーダ

- 21 画像データ圧縮処理回路
- 22 画像データ伸長処理回路
- 23, 23A, 23B 状態検知回路
- 24 嵌合検知スイッチ


25 外部機器


3 4 状態検知回路

35 選択信号発生回路

【図1】


# [図1]






[図4]







[図5] [図7]



【図6】


# [図6]






【図9】

# [図9]



【図10】

# 【図10】



【図11】

# [図11]

